論文の公開元へStudy on design methodology of adiabatic quantum-flux-parametron circuits
概要
博士論文
Doctoral dissertation
断熱量子磁束パラメトロン回路の設計方法論に関
する研究
Study on Design Methodology of Adiabatic
Quntum-Flux-Parametron Circuits
横浜国立大学大学院理工学府 数物・電子情報系理工学専攻
電子情報システムユニット
Specialization in Information Systems
Department of Mathematics, Physics,
Electrical Engineering and Computer Science
Graduate School of Engineering Science,
Yokohama National University
齋藤 蕗生
Ro Saito
2022 年 3 月
要約
CMOS 集積回路は現在では幅広い領域で必要不可欠な技術になっている一方、近年ではナノス
ケールレベルの微細化に伴い発熱や消費電力の増大といった問題が顕著になってきている。スー
パーコンピュータ、データセンタ、機械学習といった領域で消費される電力が全世界のエネルギー
においても既に大きな割合を占め始めており、情報システムの発展のためにはより低消費電力な
計算システムについて考えなければならない。
そのため我々はより低消費電力な回路として断熱量子磁束パラメトロン（AQFP）回路という超
伝導論理回路を研究している。AQFP 回路は論理状態 0/1 を表現することが出来る buffer と呼ば
れるゲートを基本単位として構成される。buffer は Josephson Junction(JJ) という超伝導スイッ
チング素子を含んだ超伝導ループを 2 つ持つ。信号電流が buffer に入力されているときにバイア
ス電流（通常 90 度ずつ位相が異なる正弦波を用いる）が印加されると信号電流の向きに応じて右
または左のループに大きな周回電流が流れ、どちらのループに電流が流れるかで論理状態 0/1 を
表現することが出来る。AQFP 回路は数 GHz 程度の高速動作が可能である上、CMOS 回路と比
べて 5∼6 桁低い消費電力で動作可能という超低消費電力性を持つことが大きな特徴となってお
り、冷却器による消費エネルギーを加味しても CMOS 回路による計算機と比べて数十倍エネル
ギー効率のいい計算システムが実現可能であるという点で注目されている。
AQFP 回路はエネルギー効率に優れている一方で、回路構造が異なるために CMOS 回路用に
既に開発されているツールが利用できず設計効率が悪いという問題点がある。さらに、年々新し
い駆動方式が提案されているが、自動設計が出来ないため設計効率が悪く、多様な種類の回路を
比べての評価も難しい。コードにより記述した回路から物理的な回路に変換する手法を論理合成
と言うが、新しい回路に対して合成手法がないことが問題の原因となっている。
研究の目的は、まだ自動設計法が確立されていない新しい回路方式について設計を自動化する
ための方法論を提案し、設計効率を向上させるためのツールの実装を行うことである。本研究で
は後述の順序回路、N-phase Clocking、可逆 AQFP 回路という 3 つの新しい回路について合成法
を確立し、自動設計を可能にした。これにより設計効率の向上だけでなく、回路素子数の見積も
り、エネルギー消費量の推定などを容易に行えるようになった。
順序回路の合成においては、AQFP 回路の順序回路モデルが確立されていないことが問題となっ
ていた。そこで、論理を保持する non-destructive readout(NDRO) と組み合わせ論理回路部を分
離した回路モデルを提案した。回路をこのモデルに当てはめる論理合成法を実装し、フィードバッ
クを含む回路の合成が可能であることを示した。これによりカウンタのようなシンプルな順序回
路だけでなく、MIPS microprocessor のような複雑なシステムの部分回路の合成が可能となった。
AQFP 回路は通常 4 相クロックで駆動されることが多いが、それより大きいある整数 N で回
路を駆動させるとどのような効果があるのかについては分かっていなかった。本研究ではこれを
N-phase Clocking と名付け詳しく調査した。N-phase Clocking を行う回路の論理合成ツールを実
装し、レイテンシや素子数に関するベンチマークテストを行った結果、多相で駆動するほど回路
のレイテンシの改善、不要な素子の削減、エネルギーの削減などの効果があることが分かった。
また、本文中では信号線の配線長や phase N の最大値など物理的な制限に関しても述べている。
入力と出力が一対一対応のゲートを用いて回路を構成すると入力から出力だけでなく出力から
入力側へも計算が行える可逆回路と呼ばれる回路が実現できる。可逆回路は従来型回路よりエネ
ルギー効率が高いことで注目されており、AQFP 回路でも可逆回路は実現可能である。一方、可
逆 AQFP 回路の合成は実現されていなかった。今回我々は、回路を真理値表のグラフ表現に変換
1
した上で前計算したデータベースを参照して各部分を変換すると可逆回路に変換できるという手
法によって論理合成を実現した。その結果、最適化がない場合 JJ 数が通常の AQFP 回路のおよ
そ 10 倍となることが明らかとなり、最適化が必要不可欠であることが分かった。そのため、遺伝
的アルゴリズムや greedy なアルゴリズムによって回路内の信号を再利用する方法を提案した。こ
れによって約 30%の面積・JJ 数が削減できることが明らかになった。
2
目次
第1章
1.1
1.2
1.3
1.4
1.5
序論
本章の概要 . . . . . . . . . . .
回路技術の背景 . . . . . . . . .
断熱量子磁束パラメトロン回路
AQFP 回路の課題 . . . . . . . .
研究の目的と位置づけ . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
第 2 章 理論
2.1 本章の概要 . . . . . . . . . . . . . . . . . . . . .
2.2 Josephson 接合 . . . . . . . . . . . . . . . . . . .
2.2.1 直流 Josephson 効果と交流 Josephson 効果
2.2.2 集中定数型 Josephson 接合 . . . . . . . . .
2.3 AQFP 回路の動作原理 . . . . . . . . . . . . . . .
2.4 セルレベル設計 . . . . . . . . . . . . . . . . . . .
2.4.1 minimalist design によるセル設計 . . . . .
2.4.2 クロック駆動方法 . . . . . . . . . . . . . .
2.5 Top-down ツール . . . . . . . . . . . . . . . . . .
第 3 章 順序回路の論理合成
3.1 本章の概要 . . . . . . . . . .
3.2 順序回路 . . . . . . . . . . . .
3.2.1 帰還型 NDRO . . . . .
3.2.2 QFPL と NDRO . . .
3.3 順序回路モデル . . . . . . . .
3.4 パイプライン処理への応用 . .
3.5 カウンタ回路のベンチマーク .
3.6 gray code カウンタ . . . . . .
3.7 MIPS microprocessor . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
5
5
5
7
8
8
.
.
.
.
.
.
.
.
.
10
10
10
10
11
14
15
15
18
21
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
24
24
25
25
26
29
31
35
37
38
第 4 章 N-phase clocking 法
4.1 本章の概要 . . . . . . . . . . . . . . . . . . . .
4.2 新しいクロック方式 . . . . . . . . . . . . . . .
4.2.1 N-phase clocking . . . . . . . . . . . . .
4.2.2 Delay Line Clocking . . . . . . . . . . .
4.3 N-phase Clocking . . . . . . . . . . . . . . . . .
4.3.1 N-phase と base phase . . . . . . . . . .
4.3.2 N-phase clocking の論理合成 . . . . . . .
4.3.3 logic gate retiming . . . . . . . . . . . .
4.4 N-phase clocking 回路のベンチマーク（b = 4）
4.5 N-phase clocking 回路のベンチマーク（b = 3）
4.6 回路の種類ごとの素子削減傾向 . . . . . . . . .
4.7 N-phase clocking の課題について . . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
39
39
40
40
41
44
44
46
47
49
54
55
57
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
3
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
4.7.1
4.7.2
4.7.3
4.7.4
setup time . . . . . .
hold time . . . . . .
配線長制限 . . . . .
N-phase の生成方法
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
第 5 章 可逆 AQFP 回路の論理合成
5.1 本章の概要 . . . . . . . . . . . . . . . . . .
5.2 可逆論理回路 . . . . . . . . . . . . . . . . .
5.2.1 可逆回路の背景 . . . . . . . . . . . .
5.2.2 AQFP 回路と可逆論理回路 . . . . .
5.2.3 階層的可逆論理合成法 . . . . . . . .
5.2.4 Benett Trick . . . . . . . . . . . . .
5.3 可逆回路合成の方法論 . . . . . . . . . . . .
5.3.1 RQFP Synthesizer の全体構成図 . .
5.3.2 Database の構成方法 . . . . . . . . .
5.3.3 グラフの解析 . . . . . . . . . . . . .
5.4 遺伝的アルゴリズムを用いた最適化 . . . . .
5.4.1 遺伝的アルゴリズムと Bennett trick
5.4.2 遺伝的アルゴリズムと ancilla . . . .
5.4.3 GA を用いた最適化結果 . . . . . . .
5.5 Greedy な最適化アルゴリズム . . . . . . . .
5.5.1 signal ancilla について . . . . . . . .
5.5.2 signal ancilla を含むデータベース . .
5.5.3 Greedy な最適化アルゴリズム . . . .
5.6 消費エネルギー推定 . . . . . . . . . . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
57
57
58
59
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
60
60
61
61
61
61
62
65
65
65
67
71
71
72
74
76
76
77
82
86
第 6 章 結論
89
6.1 まとめ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
6.2 今後の課題 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
謝辞
91
参考文献
92
研究業績
96
4
第 1 章 序論
1.1
本章の概要
本章では、まず現在用いられている半導体集積回路とその他のいくつかの回路について述べ、
その後我々の研究する断熱量子磁束パラメトロン回路について述べる。そして断熱量子磁束パラ
メトロン回路の課題と研究の目的・位置づけを示す。
1.2
回路技術の背景
本節では、研究背景として半導体集積回路の消費電力の問題について述べる。そして、比較の
ため、似た研究分野を持つ 3 つの回路を示す。
• CMOS 回路
現在最も広く普及している半導体集積回路には CMOS 技術が用いられている。Complementary Metal Oxide Semiconductor (CMOS) 技術とは P 型と N 型の MOSFET を相補的に利
用する回路方式の一つであり、他の方式と比べ消費電力が小さいことや、微細化するだけで
高速化と低消費電力化の両方が実現できる（デナード則）という特徴から著しい発展を遂げ
てきた。また、IC の性能が二年ごとに倍になるというムーアの法則が示され、これに追い
つこうとする半導体業界の努力もあり、CMOS 集積回路はパフォーマンスと集積密度を継
続的に向上させてきた。しかしながら、近年では製造プロセスは数 nm レベルに達したこと
で単純なスケールが難しくなってきており、リーク電流やそれに伴う発熱、消費電力の増大
という問題が無視できなくなった。
CMOS 回路を利用した大規模な計算施設として、気象予測や災害などのシミュレーション
に用いられるスーパーコンピュータがある。計算能力を例に上げると、スーパーコンピュー
タの世界ランクである TOP500 で 2021 年に 1 位を記録した理化学研究所と富士通の共同開
発による富岳は、432 筐体を用いて 442 PFLOPS 以上の演算能力を実現している。一方そ
の消費電力は約 30 MW となっており、現在でも莫大な電力が必要となっている。さらに、
次世代のスパコンである Exa スケールコンピュータを CMOS 集積回路で実現すると、その
消費電力は 100 MW を超えてしまうという見積もりが出されている。この値は、小型の原
子力発電所 1 基分の発電量に匹敵する莫大な電力であり、消費電力とコストの観点から非現
実的である。
このような背景から、今後の集積回路の性能発展のためには Post CMOS 回路と呼ばれる新
しい低消費電力な回路技術が必要不可欠だと考えられている。以下に CMOS 回路を性能の
面で超えるため研究されているいくつかの回路を挙げる。
• SFQ 回路
消費電力と動作速度を CMOS に比べ大きく向上できる回路として、超伝導単一磁束量子
(Rapid single-flux-quantum: RSFQ) 回路が挙げられる [1]。RSFQ 回路は Josephson 接合
5
図 1.1: SFQ 回路の構造の概略図。磁束量子が超伝導リングを貫くとき周回電流が発生する。磁
束量子が隣り合うリングに次々に伝搬されていくことで情報が伝搬される。
をスイッチング素子として用い、単一磁束量子 (SFQ) を情報担体とする論理回路である（図
1.1）。SFQ が Josephson 接合を通り抜ける時、幅が数 ps、ピーク電圧値が数 mV であるよ
うな SFQ パルスと呼ばれるパルス状電圧が生じる。SFQ 回路はこの SFQ パルスの伝搬に
よって論理演算を行う回路である。RSFQ 回路は Josephson 接合のスイッチング時間が短
いことと SFQ パルス幅が数 ps と狭いことからサブ THz での超高速動作が可能という特徴
がある。また、回路が超伝導物質で構成され信号配線で電力を消費しないために CMOS よ
り 3 桁程度低い消費電力で動作可能という低消費電力性も持ち合わせている。
• QCA 回路
Quantum (dot) Cellular Automata (QCA) はセルオートマトンと似たモデルとして考案さ
れた、CMOS 回路よりも省エネルギーな回路である。図 1.2 のように一つのセルは 4 つの
quantum dot が正方形に並んだ形になっており、2 つの電子が占める状態によって 0/1 の状
態を表す。電子同士の反発によって各セルはある状態をとる。Majority ベースの回路を実
現可能であるほか、可逆ゲートを構成可能であることから可逆回路の研究も盛んに行われて
いる。
例えば even parity generator のような回路の場合、CMOS 回路と比べて約 2∼3 桁程度の
低消費電力性があると推定されている [2]。QCA は物理的な実装・実験というよりは、主に
シミュレーションベースでの研究が進められている回路である。
• 量子回路
量子計算機は 0 状態と 1 状態の重ね合わせを表すことができる量子ビットを用いて計算を行
う。 ...
