[7.1] 藤井 英治、
“自動運転技術の進化による「車」とは?~「オートモーティブ」か
ら「モビリティ」へ~、” 第2回
関西組込システム開発技術展
セミナー講演
資料、(大阪、日本、2018 年 2 月).
[7.2] J. Song, Y. Cho, J. S.
Park, J. W.
Jang, S. Lee, J. H. Song, J. G. Lee, and I.
Kang,
“An 11.5TOPS/W 1024-MAC Butterfly Structure Dual-CoreSparsity-Aware Neural
Processing Unit in 8nm Flagship Mobile SoC,” IEEE International Solid-State Circuits
Conference, Dig. of Tech. Papers, pp.130-131,(San Francisco,USA, February 2019).
[7.3] Y. Yamada, T. Sano, Y. Tanabe, Y. Ishigaki, S. Hosoda, F. Hyuga, A. Moriya, R. Hada, A.
Masuda, M. Uchiyama, T. Koizumi, T. Tamai, N. Sato, J. Tanabe, K. Kimura, R. Murakami,
and T. Yoshikawa, “A 20.5TOPS and 217.3GOPS/mm2 Multicore SoC with DNN
Accelerator and Image Signal Processor Complying with ISO26262 for Automotive
Applications,” IEEE International Solid-State Circuits Conference, Dig. of Tech. Papers,
pp.132-133, (San Francisco,USA ,February 2019).
[7.4] H. Watanabe, J. Hirai, M. Katsuno, K. Tachikawa, S. Tsuji, M. Kataoka, S. Kawagishi,
H. Kubo, H. Yano, S. Suzuki, G. Okazaki, K. Yamamoto, H. Fujinaka, T. Fujioka, and M.
Suzuki, “A 1.4μm front-side illuminated image sensor with novel light guiding structure
consisting of stacked lightpipes,” IEEE Electron Devices Meeting, Dig. of Tech. Papers,
pp.179-182, (San Francisco,USA ,December 2011).
[7.5] Y. Kitamura, H. Aikawa, K. Kakehi, T. Yousyou, K. Eda, T. Minami, S. Uya, Y. Takegawa,
H. Yamashita, Y. Kohyama, and T. Asami, “Suppression of Crosstalk by Using Backside
Deep Trench Isolation for 1.12μm Backside Illuminated CMOS Image Sensor,” IEEE
Electron Devices Meeting, Dig. of Tech. Papers, pp.537-540, (San Francisco,USA,
December 2012).
[7.6] Xu Liu, Xiwei Huang, Yu Jiang, Hang Xu, Jing Guo, Han Wei Hou, Mei Yan, and Hao
Yu, “A Microfluidic Cytometer for Complete Blood Count With a 3.2-Megapixel, 1.1μm-Pitch Super-Resolution Image Sensor in 65-nm BSI CMOSA Microfluidic Cytometer
for Complete Blood Count With a 3.2-Megapixel, 1.1- μm-Pitch Super-Resolution Image
123
Sensor in 65-nm BSI CMOS.” IEEE Trans. on Biomedical Circuits and Systems, Vol. 11,
No. 4, pp.794-803, 2017.
[7.7] K. Nishimura, Y. Sato, J. Hirase, R. Sakaida, M. Yanagida, T. Tamaki, M. Takase, H.
Kanehara, M. Murakami, and Y. Inoue, “An Over 120dB Simultaneous-Capture WideDynamic-Range 1.6e- Ultra-Low-Reset-Noise Organic-Photoconductive-Film CMOS
Image Sensor,” IEEE International Solid-State Circuits Conference, Dig. of Tech. Papers,
pp.110-111, (San Francisco,USA ,February 2016).
[7.8] S. Sukegawa, T. Umebayashi, T. Nakajima, H. Kawanobe, K. Koseki, I. Hirota, T. Haruta,
M. Kasai, K. Fukumoto, T. Wakano, K. Inoue, H. Takahashi, T. Nagano, Y.
Nitta, T.
Hirayama, and N. Fukushima, “A 1/4-inch 8Mpixel Back-Illuminated Stacked CMOS
Image Sensor,” IEEE International Solid-State Circuits Conference, Dig. of Tech. Papers,
pp.484-485, (San Francisco,USA ,February 2013).
[7.9] T. Haruta, T. Nakajima, J. Hashizume, T. Umebayashi, H. Takahashi, K. Taniguchi, M.
Kuroda, H. Sumihiro, K. Enoki, T. Yamasaki, K. Ikezawa, A. Kitahara, M. Zen, M.
Oyama, H. Koga, H. Tsugawa, T. Ogita, T. Nagano, S. Takano, and T. Nomoto, ” A
1/2.3inch 20Mpixel 3-Layer Stacked CMOS Image Sensor with DRAM,” IEEE
International Solid-State Circuits Conference, Dig. of Tech. Papers, pp.76-77, (San
Francisco,USA ,February 2017).
[7.10] J. Liu, Q. S. Z. Fan, and Y. Jia, “TOF Lidar Development in Autonomous Vehicle,” The
3rd Optoelectronics Global Conference, Dig. of Tech. Papers, pp.185-190, (Shenzhen,
China, September 2018).
[7.11] D. Guermandi, Q. Shi, A. Medra, T. Murata, W. V. Thillo, A. Bourdoux, P.
Wambacq,
and V. Giannini, “A 79GHz Binary Phase-Modulated Continuous-Wave Radar Transceiver
with TX-to-RX Spillover Cancellation in 28nm CMOS,” IEEE International Solid-State
Circuits Conference, Dig. of Tech. Papers, pp.354-355, (San Francisco,USA ,February
2015).
[7.12] J. G. Lee, T. H. Jang, G. H. Park, H. S. Lee, C. W. Byeon, and C. S. Park, “A 60-GHz
Four-Element Beam-Tapering Phased-Array Transmitter With a Phase-Compensated VGA
in 65-nm CMOS,” IEEE Trans. on Microwave Theory and Techqnics, Vol. 67, No. 7,
pp.2998-3009, 2019.
124
[7.13] F. M. D. Rocca, T. Al Abbas, N. A. W. Dutton, and R. K. Henderson,“A High Dynamic
Range SPAD Pixel for Time of Flight Imaging,” IEEE SENSORS, Proceedings of
TUTORIALS, pp.1-3, (Glasgow, UK , October29-November1 ,2017).
[7.14] M. Mori, Y. Sakata, M. Usuda, S. Kasuga, S. Yamahira, Y. Hirose, Y. Kato, A.Odagawa,
and T. Tanaka, “An APD-CMOS image sensor toward high sensitivity and wide dynamic
range,” IEEE Electron Devices Meeting, Dig. of Tech. Papers, pp.204-207, (San
Francisco,USA ,December 2016).
[7.15] 藤井 英治、三河 巧、滝波 浩二、笹子 勝、” データドリブンサービスを支え
る混載メモリ技術とその応用,” 電子通信学会論文誌和文 C 分冊,
Vol.J102-C,
No.12, pp.1-8, 2019.
[7.16] Y. Yoshimoto, Y. Katoh, S. Ogasahara, Z. Wei, and K. Kouno, “A ReRAM-based
Physically Unclonable Function with Bit Error Rate < 0.5% after 10 years at 125°C for
40nm embedded application,” Symposium on VLSI Technology,
Dig. of Tech. Papers,
pp.1-2, (Honolulu, USA ,June 2016).
[7.17] 吉本 裕平, 加藤 佳一, 小笠原 悟, 魏 志強, 河野 和幸, “ReRAM 固有の抵抗
ばらつきを利用した 40nm 混載メモリ向け高信頼性 PUF 開発,” 電子情報通信学
会, 信学技報, SDM2016-61, pp. 89-94, (大阪、日本、2016 年 8 月).
[7.18] T. Someya, A. Dodabalapur, A. Gelperin, H. E. Katz, and Z. Bao, “Integration and
Response of Organic Electronics with Aqueous Microfluidics, ” Langmuir, Vol. 18, pp.
5299-5302, 2002.
[7.19] P. Zhu, S. Li, X. Jiang. Q. Wang, F. Fan, M. Yan, Y. Zhang, P. Zhao, and J. Yu,
“Noninvasive and Wearable Respiration Sensor Based on Organic
Semiconductor Film
with Strong Electron Affinity,” Analytical Chemistry, Vol. 91, pp.10320−10327, 2019.
[7.20] T. C. Huang, K. Fukuda, C. M. Lo, Y. H. Yeh, T. Sekitani, T. Someya, and K. T. Cheng,
“Pseudo-CMOS: A Design Style for Low-Cost and Robust Flexible Electronics,” IEEE
Trans. on Electron
Devices, Vol. 58, No. 1, pp.141-150, 2011.
[7.21] S. Yoshimoto, T. Uemura1, M. Akiyama1, Y. Ihara, S. Otake, T. Fujii, T. Araki1, and T.
Sekitani, “Flexible Organic TFT Bio-signal Amplifier using Reliable Chip
Component
Assembly Process with Conductive Adhesive,” 39th Annual International Conference of
125
the IEEE Engineering in Medicine and Biology Society (EMBC), Conference Papers, pp.
1849-1952, (Seogwipo, South Korea ,July 2017).
[7.22] A.B. Sieval and J.C. Hummelen, “Fullerene-Based Acceptor Materials,” Organic
Photovoltaics: Materials, Device Physics, and Manufacturing Technologies, 2 nd Edition,
pp.209, 2014.
[7.23] A. Goldberg , H. S. Kwak , M. D. Halls , N. N. Matsuzawa ,M. Sasago, H. Arai, and E.
Fujii, “Estimation of electron and hole mobility of 50 homogeneous fullerene amorphous
structures (C 60 , C 58 B 2 , C 58 N2 and C 58 NB) using Marcus theory corrected by percolation
model,” Organic Electronics, (accepted for publication, Nov. 21, 2019).
[7.24] R. A. Davidson, “Spectral analysis of graphs by cyclic automorphism subgroups,”
Theoretica chimica acta, Vol.58, No. 3, pp.193-231, 1981.
[7.25] R. A. Marcus, “On the Theory of Oxidation-Reduction Reactions Involving Electron
Transfer. I,” J. Chem. Phys. Vol.24, No. 5, pp.966-978, 1956.
[7.26] R. A. Marcus, “On the Theory of Oxidation-Reduction Reactions Involving Electron
Transfer. II. Applications to Data on the Rates of Isotopic Exchange Reactions,” J. Chem.
Phys. Vol.26, No. 4, pp.867-871, 1957.
[7.27] R. A. Marcus, “On the Theory of Oxidation-Reduction Reactions Involving Electron
Transfer. III. Applications to Data on the Rates of Organic Redo x Reactions,” J. Chem.
Phys. Vol.26, No. 4, pp.872-877, 1957.
[7.28] R. A. Marcus, “On the Theory of Electron-Transfer Reactions. VI. Unified Treatment
for Homogeneous and Electrode Reactions,” J. Chem. Phys. Vol.43, No. 2, pp.679-701,
1965.
[7.29] D. R. Evans, H. S. Kwak, D. J. Giesen, A. Goldberg, M. D. Halls, M. Oh-e, “Estimation
of charge carrier mobility in amorphous organic materials using percolation corrected
random-walk model,” Organic Electronics,Vol. 29, pp.50-56, 2016.
[7.30] W. Q. Deng and W. A. Goddard III, “Predictions of Hole Mobilities in Oligoacene
Organic Semiconductors from Quantum Mechanical Calculations ,” J. Phys. Chem. B,
Vol.108, pp.8614-8621, 2004.
126
[7.31] A. Bunde and J. W. Kantelhardt, “Diffusion and Conduction in Percolation Systems,”
Diffusion in Condensed Matter, Part IV Theoretical Concepts and Models, Chapter 22,
pp.895-914, 2005.
[7.32] Schrödinger Release 2017-1, Desmond Molecular Dynamics System, D. E. Shaw
Research, New York, NY, 2016. Maestro-Desmond Interoperability Tools Schrödinger,
New York, NY, 2016.
[7.33] D. Querlioz, “Emerging Device Technologies for Neuromorphic Computing,” IEEE
Electron Devices Meeting, Presentation Articles of Tutorials, pp.1-76, (San Francisco,
USA, December 2018).
[7.34] T. Mikawa, R. Yasuhara, K. Katayama, K. Kouno, T. Ono, R. Mochida, Y. Hayata, M.
Nakayama, H. Suwa, Y. Gohou, and T. Kakiage, “Neuromorphic computing based on
Analog ReRAM as low power solution for edge application,” IEEE 11th International
Memory Workshop (IMW), Conference Paper, Session #1, pp. 1-4, (Monterey, USA ,May
2019).
[7.35] M. Kang, S. Lim, S. Gonugondla, and N. R. Shanbhag, “An In-Memory VLSI
Architecture for Convolutional Neural Networks,” IEEE Journal on Emerging and
Selected Topics in Circuits and Systems, Vol. 8, No. 3, pp. 494-505, 2018.
[7.36] S. Ahmad, S. Subramanian, V. Boppana, S. Lakka, F. H. Ho, T. Knopp, J . Noguera, G.
Singh, R. Wittig, “Xilinx First 7nm Device: Versal AI Core (VC1902),” IEEE Hot Chips
31 Symposium (HCS), conference presentation, pp.1-28, (Cupertino, USA, August 2019).
[7.37] 島 久, 高橋 慎, 内藤 泰久, 秋永 広幸,
“酸化物材料を用いた抵抗変化素子の
研究動向-不揮発性メモリとニューロモルフィック 素子への応用-,” 電子情報
通信学会, 信学技報, SDM2018-36, pp. 59-64, (札幌、日本、2018 年 8 月).
127
第8章
結論
本研究は、IoT・AI 時代の到来とともに主流となってきているデータドリブンサー
ビスのエッジにおける技術的構成要素として、データ入力としての撮像デバイス、デ
ータの意味づけと判断としての AI デバイス、及び出力としての表示デバイスに着目
し、機能性薄膜の既存デバイス、主として CMOS をベースとしたデバイスへの集積化
技術(第 2 の流れ:More than Moore)と、それにより得られる CMOS デバイスの微細化
(第 1 の流れ:More Moore)だけでは実現できない新たな高機能化(Beyond CMOS)につ
いて実証したもので、以下の成果を得ることが出来た。
第2章では、シリコン基板上の LOCOS 酸化膜上、及び石英基板上へのレーザ再結
晶化法を用いてモノリシックに再結晶化 SOI 薄膜を作製するための実験的解析と実証
を行った。レーザは走査方向への結晶化が可能な線状レーザ光を用い、シリコン基板
に形成したシリコン酸化膜上にモノリシックに再結晶化 SOI 薄膜を作製するために、
基板の一部をシードとしたラテラルシーディング法により作製した。結晶面方位とレ
ーザ走査方向との詳細な実験から、固液界面に形成される{111}ファセットの平面・断
面形状が成長距離に重要な役割を果たすことを見出し、(100)基板の<110>方向へと走
査することによって、シード端からレーザ光の走査方向へ最も長い距離に渡って粒界
のない単結晶の再結晶化 SOI 薄膜をモノリシックに作製することが出来た。石英基板
上にモノリシックに再結晶化 SOI 薄膜を作製する場合、堆積したポリシリコン薄膜を
島状に分離して再結晶化を行う時に発生する表面のボイドやヒロックの抑制、及び再
結晶化 SOI 薄膜のランダム配向を解決するため、島を連結させる連結島構造を提案す
ることで、ボイドやヒロックが抑制され、粒界の位置が制御された再結晶化 SOI 薄膜
を石英基板上にモノリシックに作製することが出来た。
第3章では、第2章の技術を用いることで、従来の MOS トランジスタと同等の特
性を持つ SOI-Trと Bulk-Tr とをモノリシック集積化するプロセス技術を開発した。
本集積プロセスにより、読み出しトランジスタが SOI-Trで形成され、周辺駆動回路
は Bulk-Tr で形成された SOI 構造撮像素子を作製したところ、基板内部の光生成電流
の読み出しトランジスタへの漏れ込みをほぼ完全に抑制することが出来た。その結
果、従来の撮像素子では実現できなかったスミア雑音抑制を実証することが出来た。
128
第 4 章では、高精細の小型 LCD を実現するために、水平駆動回路のみを第 2 章で
論じたレーザ再結晶化 SOI-TFT で形成し、画素と垂直ドライバ回路を PolySi-TFT で
形成したモノリシック S/B 集積構造の駆動回路内蔵小型 LCD を開発した。連結島構
造を用いて形成したレーザ再結晶化 SOI-TFT の電界効果移動度は PolySi-TFT の 10
倍以上であり、グレインサイズ拡大による移動度の向上を確認するとともに、実際に
作製した CMOS 構成の D-type フリップフロップシフトレジスタとバッファアンプと
いった簡単な構成で設計した水平駆動回路は、10MHz といった高速周波数でも動作
することを確認した。
第 5 章では、既存の不揮発性メモリ混載 LSI では実現不可能な高速・低電圧書込み
可能でかつ既存の混載 LSI と同等の信頼性をもつ強誘電体キャパシタをメモリセルと
して集積化した FeRAM 混載 LSI について、材料開発から実用化開発まで行った。ビ
スマス系層状結晶である SBT に対し、抗電界を変えることなく残留分極量の最大化を
はかるため、SBT の 5 価の陽イオンの一部を Nb に置換し、Bi2 (Ta xNb 1-x)O 6 と複合化さ
せた複合層状超結晶 SBTN を開発することで、2V 以下の書込み電圧、100ns レベルの
書込み速度と既存の不揮発性メモリでは実現できない基本性能を実証した。実用化に
関しては、FeRAM 混載 LSI の信頼性劣化要因が混載プロセスにおいて発生する水素
による強誘電体薄膜の還元であることを見出し、強誘電体キャパシタを水素バリア膜
で完全に被覆する水素バリア完全被覆構造を提案した。本構造により微細なトランジ
スタゲートの最小加工寸法が 180nm である 180nmCMOS プロセスを用いた FeRAM 混
載 LSI を世界で初めて実現することができ、FeRAM 混載 LSI の特徴と既存の不揮発
性メモリ混載 LSI の信頼性との両立を実証した。また、分極緩和ばらつきのサイズ依
存性とキャパシタ薄膜の結晶方位の微細解析から、セルサイズを決定するキャパシタ
の一辺 1μm 近傍、少なくとも 0.8μm 以上が SBT 系 FeRAM のキャパシタ素子寸法の
微細化限界である課題を見出した。
第 6 章では、FeRAM の特徴を維持したまま微細化限界を超え、大容量メモリ混載、
即ち高集積化に適した混載メモリとして、微結晶で構成されたタンタル酸化物を抵抗
変化膜に用いた ReRAM を提案した。微細な 40nmCMOS への混載が可能なセル構造と
集積化プロセスとを提案し、実際に作製した混載の4MbitReRAM はセル酸化状態の
異なる 2 層のタンタル酸化物に、高信頼な LRS と HRS 状態を可能とするフィラメン
トを形成するための集積化プロセスとセル構造を考案した。40nmCMOS プロセスに
129
ReRAM プロセスを追加して集積化した 4Mbit ReRAM を作製し、1 万回書き換え後で
も 85°C 10 年相当のリテンションを持つことを実証した。さらに,ReRAM のアナログ
的な抵抗変化を重みに利用したニューロモルフィックデバイスを提案し,超低消費電
力の AI チップ実現の可能性を示した。
第 7 章では、データドリブンサービスの今後の方向性が、街全体のデジタル化と見
える化による社会課題解決型へと進化するに伴い、IoT デバイスがすべての「モノ」、
「ヒト」に装着され、エッジでのリアルタイム処理の方向へとむかう IoE 時代に向け
た IoE 集積化デバイスの展望として以下の内容を示した。入力デバイスとしての撮像
デバイスについて、カメラ用途は多画素化追求による Beyond CMOS の BSI 型で進化
するとともに、DSP 等を TSV で 3 次元実装するといった機能進化も伴う、More Moore
と Beyond CMOS とを掛け合わせた第3の流れでも進化していく。また、センシング
用途については、イメージング LiDAR といった新たな機能進化が必要となり、Beyond
CMOS 型で進化していくとともに、認識機能の高速化を目的に DSP 等を TSV で 3 次
元実装するといった第3の流れもおきてくる。個人データ取得のための入力デバイス
の 1 つである非接触 IC カード用 LSI については、ReRAM 大容量化とともに、ReRAM
の物理的にランダムな抵抗ばらつきを利用した複製不可能でかつ固有の ID をもたせ
るといった強固なセキュリティ機能を機能集積する Beyond CMOS 型で進化していく。
入力デバイスとしてのスマートフォン用途の場合は、微細化追求の通信用 LSI に TSV
を用いてセキュリティ機能としての ReRAM 混載 LSI を 3 次元実装するといった第 3
の流れで進化していくと考えられる。さらに、ヒトだけではなくあらゆるモノにもつ
ながる RFID については、あらゆる形状に装着可能という観点で、有機半導体といっ
た機能性薄膜を PET 基板等に集積化したフレキシブル型の More than Moore として進
化すると考えられる。従って、トランジスタとして集積化可能な高移動度有機半導体
材料が必要であるため、C 60 フラーレンの一部をボロンや窒素で置換した isomer につ
いて理論計算を行い、C 60 の数倍の移動度をもつ isomer の可能性について見出した。
AI エッジデバイスについては、超微細 CMOS を用いた CPU や DSP を多数使用したメ
モリセントリックなアプローチから、低消費電力かつリアルタイム性を追求するため
にイベントドリブンな処理可能な脳の神経細胞の動きを模したシナプシスセントリッ
クな RAND といった、Beyond CMOS 型で進化するとともに、今後は超微細 CMOS に
よる CPU と多層 RAND を TSV で接続する More Moore 最先端性能と Beyond CMOS 最
130
先端性能とを掛け合わせた、言い換えれば、第 1 の流れと第 2 の流れの最先端性能と
を融合させた第3の流れで進化し、いずれは超小型でかつ超低消費電力の AI エッジ
デバイスが出現すると考えられる。
本論文は、機能性薄膜による集積化デバイスに関する研究、特に CMOS をベースと
した IoT デバイスの進化に関するものであり、今回は研究対象外ではあるものの、大
型コンピューティングの分野や CMOS を含む半導体以外のデバイス全般の観点では、
量子デバイスやバイオデバイスなどの本論文で示した進化の方向性以外の新たな流れ
(Emerging)もあることは、最後に追記しておく。
131
謝辞
本論文をまとめるにあたり、終始暖かい懇篤なるご指導、ご鞭撻を賜りました大阪
府立大学
大学院
教授、藤村紀文
工学研究科
教授、戸川欣彦
助言とご高配を賜った、同分野
ならびに、笹子勝
電子物理工学分野
魚住孝幸
技術本部
本研究は、大阪府立大学
究所、松下電器産業(株)
平井義彦
教授に心から感謝申し上げます。また、有言なご
教授、内藤裕義
連携大学院教授(パナソニック(株)
ションズカンパニー
R&D本部
電子・数物系専攻
教授をはじめ諸先生方、
インダストリアルソリュー
技術総括)に心から感謝申し上げます。
工学研究科ならびに、松下電子工業(株)
半導体社
電子総合研
プロセス開発センター、パナソニック(株)
先行デバイス開発センター、さらにはパナソニック
オートモーティブ
&インダストリアルシステムズカンパニー(現、インダストリアルソリューションズ
カンパニー)技術本部と、多くの部署をまたがってなされたもので、本研究を行うに
あたり、多くの上司、同僚、また部下の方にご協力いただくととともに、多大なるご
高配、ご配慮をいただきました。特に、FeRAM開発、ReRAM開発に中心的役
割を果たしていただきました、パナソニック
半導体ビジネスユニット
セミコンダクターソリューションズ(株)
事業開発センターの三河
ンダストリアルソリューションズカンパニー
ンターの滝波
巧氏、及びパナソニック株
技術本部
プロセス・デバイス革新セ
浩二氏に心から感謝申し上げます。また、有機半導体について実際の
理論計算にご尽力いただきましたプロセス・デバイス革新センターの松澤
伸行氏に
心から感謝申し上げます。これが無ければ、筆者の力だけでは論文をまとめることが
できなかったと思います。本当にありがとうございました。深く御礼を申し上げます。
最後に、筆者の大阪大学大学院
工学研究科
応用物理学専攻の学生時代から、研
究における有益なご助言、ご指導をいただいておりましたが、2014 年 10 月 25 日に急
逝されました故
萩行
正憲先生(大阪大学レーザーエネルギー学研究センター副セ
ンター長、教授)に心から感謝申し上げます。
132
研究業績
発表論文(第一著者、責任著者)
1.
E. Fujii, K. Senda, Y. Hiroshima, and T. Takamura, “Lateral Seeding of Silicon-OnInsulator by Using an Elliptically-Shaped Laser Beam”, Jpn. J. Appl. Phys., Vol. 26,
No.7, pp.1190-1191,1987.
2.
E. Fujii, K. Senda, F. Emoto, and Y. Hiroshima, “Dependence of growth length of single
silicon crystals on scanning direction of laser beam in lateral seeding process ”, Journal
of Applied Physics, Vol. 63, No.8, pp.2633-2636, 1988.
3.
E. Fujii, K. Senda, F. Emoto, and Y. Hiroshima, “A CPD Image Sensor with an SOI
Structure”, IEEE Transactions on Electron Devices, Vol.35, No. 5, pp.642-645, 1988.
4.
藤井
英治, 千田
耕司、江本
文昭、中村
晃、上本
康裕、加納
剛太 “ラ
テラルシード法を用いたレーザ再結晶化 SOI-Tr/Bulk-Tr プレーナ集積構造の提
案とその 撮像素子への応用”, 電子通信学会論文誌 C-II,
Vol. J72-C-II、No.2,
pp.134-140, 1989.
5.
E. Fujii, K. Senda, F. Emoto, A. Yamamoto, A. Nakamura, , Y. Uemoto, and G. Kano, “A
Laser-Recrystallization Technique for Silicon-TFT Integrated Circuits on Quartz
Substrates and Its Application to Small-Size Monolithic Active-Matrix LCD’s”, IEEE
Transactions on Electron Devices, Vol.37, No. 1, pp.121-127, 1990.
6.
E. Fujii, Y. Judai, T. Ito, T. Kutsunai, Y. Nagano, A. Noma, T. Nasu, Y. Izutsu, T. Mikawa,
H. Yasuoka, M. Azuma, Y. Shimada, Y. Sasai, K. Sato, and T. Otsuki, “A Highly-Reliable
Ferroelectric Memory Technology with SrBi 2Ta 2O 9 Based Material and Metal Covering
Cell Structure”, IEEE Transactions on Electron Devices, Vol.48, No.6, pp.1231-1236,
2001.
133
7.
E. Fujii and K. Uchiyama, “First 0.18um SBT-Based Embedded FeRAM Technology with
Hydrogen Damage Free Stacked Cell Structure,” Integrated Ferroelectrics, Vol.53,
pp.317-323, 2003.
8.
Y. Nagano, T. Mikawa, T. Kutsunai, S. Natsume, T. Tatsunari, T. Ito, A. Noma, T. Nasu,
S. Hayashi, H. Hirano, Y. Gohou, Y. Judai, and E. Fujii, “Embedded Ferroelectric Memory
Technology With Completely Encapsulated Hydrogen Barrier Structure,
IEEE
Transactions on Semiconductor Manufacturing, Vol.18, No.1, pp.49-54, 2005.
9.
藤井
英治, 三河
巧, 滝波
浩二, 笹子
勝 “データドリブンサービスを支え
る混載メモリ技術とその応用”, 電子通信学会論文誌和文 C 分冊,
Vol.J102-C,
No.12, pp.366-373, 2019.
10. A. Goldberg , H. S. Kwak , M. D. Halls , N. N. Matsuzawa ,M. Sasago, H. Arai, and E.
Fujii,
“Estimation of electron and hole mobility of 50 homogeneous fullerene
amorphous structures (C 60 , C 58B 2 , C 58N 2 and C 58NB) using Marcus theory corrected by
percolation model,” Organic Electronics, (accepted for publication, Nov. 21, 2019).
口頭発表
1.
藤井
英治、千田
耕司、広島
義光、
“ 線状レーザビームを使った再結晶化技術”、
1986 年応用物理学会学術講演会(北海道大学、1986 年 9 月)
2.
E. Fujii, K. Senda, F. Emoto, T. Ishihara, and G. Kano, “A 10MHz Integrated Driver
Circuit for Active-Matrix LCDs using Laser-Recrystallized Silicon TFTs”, International
Electron Devices Meeting , Digest of Technical Papers, pp448-451, (Washington DC,
Dec. 1987).
134
3.
E. Fujii, Y. Uemoto, S. Hayashi, T. Nasu, Y. Shimada, A. Matsuda, M. Kibe, M. Azuma,
T. Otsuki, G. Kano, M. Scott, L. D. McMillan, and C. A. Paz de Araujo, “ ULSI DRAM
Technology with Ba 0.7Sr 0.3 TiO3 Film with 1.3nm Equivalent SiO 2 Thickness and 10 -9A/cm2
Leakage Current”, International Electron Devices Meeting, Digest of Technical Papers,
pp267-270, (San Francisco, Dec. 1992).
4.
藤井
英治、大槻
達男、上本
康裕、嶋田
泰博、
“高・強誘電体の半導体集積
回路への実用化”、応用電子物性分科会、 No. 456, pp. 32-37, (機械振興会館、1994
年 11 月).
5.
E. Fujii, T. Otsuki, Y. Shimada, M. Azuma, Y. Uemoto, Y. Oishi, S. Hayashi, T. Sumi, Y.
Judai, N. Moriwaki, J. Nakane, C. A. Paz de Araujo, G. F. Derbenwick, and L. D.
McMillan, “Integration Technology of Ferroelectric Thin Films and Its Application to Si
Devices”, International Symposium on Integrated Ferroelectrics, (Pheonix, March
1996).
6.
E. Fujii, T. Otsuki, Y. Judai, Y. Shimada, M. Azuma, Y. Uemoto, Y. Nagano, T. Nasu, Y.
Izutsu, A. Matsuda, K. Nakao, K. Tanaka, K. Hirano, T. Ito, T. Mikawa, T. Kutsunai, L. D.
McMillan, and C. A. Paz de Araujo, “Highly-Reliable Ferroelectric Memory Technology
with Bismuth-Layer Structured Thin Films(Y-1 Family)”, International Electron
Devices Meeting, Digest of Technical Papers, pp597-600, (Washington DC, Dec. 1997).
7.
藤井
英治、“高信頼性強誘電体メモリー技術”、電子情報通信学会、電子デバイ
ス研究会, ED97-205, (機械振興会館、1998 年 3 月).
135
付録
用語一覧
5G
5th Generation
ADAS
Advanced Driver Assistance System
AI
Artificial Intelligence
APCVD
Atmospheric CVD
APD
Avalanche PhotoDiode
BCCD
Buried Charge Coupled Device
BEOL
Back End of Line
BER
Bit Error Rate
Beyond CMOS
More MooreとMore Than Mooreとの掛け合
わせによりCMOS微細化だけでは成しえない
高速、低消費電力性能を得るといった、機能
によってユーザーに価値を与えるものとして
いるので、必ずしもMore Mooreの最先端、
BSI
即ち最先端CMOSである必要はない
Back Side Irradiation
CMOS
Connected, Autonomous, Shared&Sercices,
Electric
Complementary Metal-Oxide-Semiconductor
CMP
Chemical Mechanical Polish
CPT
Charge Priming Transfer
CVD
Chemical Vapor Deposition
CW
Continuous Wave
DRAM
DSP
Dynamic Random Access Memory)やSRAM(Static
Random Access Memory
Digital Signal Processor
EBAC
Electron Beam Absorption Current
EEPROM
FEOL
Electrically Erasable Programmable Read Only
Memory
Front End of Line
FeRAM
Ferroelectric Random Access memory
FSI
Front Side Irradiation
GPU
Graphic Processor Unit
HRS
High Resistive State
CASE
136
IC
Integrated Circuit
IF
Intermediate Frequency
IoE
Internet of Everything
IoT
Internet of Things
ITS
Intelligent Transport Systems
LCD
Liquid Crystal Display
LiDAR
Light Imaging Detection and Ranging
LOCOS
Local Oxidation of Silicon
LPCVD
Low Pressure CVD
LRS
Low Resistive State
LSI
Large Scale Integration
MaaS
Mobirity as a Service
MD
Molecular Dynamic
MNIST
MOD
Mixed National Institute of Standards and
Technology database
Metal-Organic-Decomposition
More Moore
インテル社ゴードン・ムアー博士が予言した
ムーアの法則で、集積回路デバイスの密度・
処理能力が素子の微細化に伴い、集積密度は
18~24カ月で倍増し、処理能力が倍に向上し
続ける経験則。理論的には、トランジスタ動
作のスケーリング則に裏打ちされている。な
お、スケーリング則 とはトランジスタのサイ
ズを縦、横、高さ方向をそれぞれ2分の1に
し、電圧を2分の1にして使えば、基本的には
トランジスタの動作は保証され、スイッチン
グ動作は高速で低電力になるという法則
More than Moore 必ずしもムーアの法則に従わないがいろいろ
な機能をデバイスに盛り込むことと定義して
いる。つまり多機能化によるデバイスの多様
化を表し、その機能によってユーザーに価値
を与えるものとしているので、CMOSをベー
スとした場合は、必ずしも最先端CMOSでは
ない場合が多い
137
MOS
Metal Oxide Semiconductor
MRAM
Magnetoresistive Random Access Memoey
O.F.D
Over Flow Drain
OLED
Organic Electro-Luminescence Display
OTFTs
Organic Thin Film Transistors
PCRAM
Phase Change Randam Access Memory
PD
Photo Diode
PET
PoltEthylene Terephthalate
P/S集積構造
PolySi-TFTとSOI-TFTとを2次元的に集積化し
たPolySi-TFT/SOI-TFT モノリシック集積構
PUF
Phisically Unclonable Function
RAND
Resistive Analog Neuromorphic Device
ReRAM
Resistive Random Access memory
RFID
Radio Frequency Identifier
S/B集積構造
SOI-TrとBulk-Trとを2次元的に集積化した
SBT
SOI-Tr/Bulk-Tr
SrBi 2Ta 2 O9
SBTN
SrBi 2(Ta xNb 1-x) 2 O9 +Bi 2 (Ta xNb 1-x)O6
SIMS
Secondary Ion Mass Spectroscopy
SNS
Social Network System
SOI
Silicon on Insulator
SPG
Solid Phase Growth
STT-MRAM
TEM
Spin Transfer Toggle Magneto-resistive Randam
Access Memory
Transmission Electron Microprobe
TFT
Thin Film Transistor
TGS
Tri-glycine sulfate
ToF
Time of Flight
TSV
Through Silicon Via
USPCT
Unsaturated-Pressure-Cooker-Test
WBG
Wide Band Gap
モノリシック集積構造
138
...